Patent Abstracts of Japan

PUBLICATION NUMBER

03293740

PUBLICATION DATE

25-12-91

APPLICATION DATE

12-04-90

APPLICATION NUMBER

: 02095056

APPLICANT:

CASIO COMPUT CO LTD:

INVENTOR:

KIZAKI MASAYASU:


INT.CL.


H01L 21/60

TITLE

CONNECTING METHOD FOR

SEMICONDUCTOR DEVICE





ABSTRACT:

PURPOSE: To efficiently connect a semiconductor device without edge short- circuit by forming an insulating film on the surface of a semiconductor wafer on a bump side in the state of the wafer, etching to the intermediate of the film thickness, and allowing the end of the bump to protrude upward from the insulating film.

CONSTITUTION: After bumps 3 are formed on the pad electrode 2 of a silicon substrate 1, an insulating film 4 is provided on the upper surface of the substrate 1 formed with the bumps 3. The film 4 is formed of liquid polyimide resin, etc., having insulating properties, coated with the resin by spin coating, dried and cured. Then, the entire surface of the film 4 is half etched to be removed to the intermediate of the film thickness from the upper surface, and the upper ends 5 of the bumps 3 are allowed to protrude upward from the film 4. Thus, an edge short-circuit can be prevented, and a semiconductor chip can efficiently be connected to the connecting terminal of the substrate.

COPYRIGHT: (C) JPO

⑩日本国特許庁(JP)

⑪特許出顧公開

@ 公關特許公報(A) 平3-293740

1 th 1 th 21/60

独別記号 311 R 311 Q 庁內整理番号 6918-4M 6918-4M ❷公開 平成3年(1991)12月25日

審査請求 未請求 請求項の数 1 (全4頁)

会発明の名称

半導体装置の接続方法

和特 單 平2-95056

②出 顧 平2(1990)4月12日

60 秦 明 者 木 崎

正廣

東京都青梅市今井3丁目10番地6 カシオ計算機株式会社

青梅事業所內

の出 順 人 カシオ計算機株式会社 の代理 人 弁理士 杉村 次郎 東京都新宿区西新宿2丁目6番1号

_ _ -

1、発明の名称

半導体装置の装続方法

2、特許請求の範囲

半導体ウェハにパンプ電視を形成する工程 と、

前記半導体ウェハの前記パンプ電響側の変面に スピンコーティングにより絶世膜を形成する工程

前記絶縁観をその鉄序の中間をでエッチングして前記パンプ電話の光幅部分を終む絶縁間の上方に実出させる工程と、

前記半導体ウエハをダイシングして個々の半導体装置に分割する工程と、

創記半導体装置の絶錯膜から突出した前記パンプ電振の光端部分を放板の接続端子にポンティングする工程と、

からなる芋等体装置の装飾方法。

3、 発明の詳細な説明

「企業上の利用分別」

この見明は半年をチップ等の半着体装置の装蔵 方法に関する。

【世末の技権】

世来、『Cチップ等の半導体チップは、半導体 ウェハのパッド電板上にパンプ電板を形成した 上、半導体ウエハをダイシングすることにより、 個々のチップ部品として分割形成されている。

この半導体チャプを高板に搭載する方法として、TAB(Tope Autemated Bonding)方式が知られている。このTAB方式では、フィルム高板にデバイスホールを形成した上、フィルム高板の要割に関等の全国語をラミネードし、この全員をエッチングしてデバイスホールの最から内側へ交出するフィンガリードを形成し、このフィインガリードに半導体チャプのパンプ電板をポンディングすることにより、半導体チャプをフィルム高板に搭載している。

【発明が解映しようとする観覧】

しかし、上述した半導体チャブの接続方法で
オイルと基板のフィンガリードに半導体チャ
プのパンプ電板をポンディングする際、フィンガ
リードが半導体チャブの外端部に接触して短続の
あい、ポンディング後にフィンガリードが半導体
チャプの外端部に被敵しないように、各半導体
チャプの外端部に被敵しないように、各半導体
チャプ係に、フィンガリードをフェーミング加工
により展曲させたり、あるいは半導体チャプの外 網に絶量シートを配置したりしなければなら
ず、接続作業が環路で、作業性が振めて悪いとい
う問題がある。

この勇明の目的は、エッジショートを思さず、 他率的に半導体装置を接続することのできる半導 体数量の建能力法を編集することである。

【展覧を解決するための手段】

この発明は上述した目的を達成するために、半 連体ウェハにパンプ電板を形成した上、前記半導

をフォーミング加工により配換させたり、あるい は半導体装置の外級器に絶縁シートを繋けたりし なくても、エッジショートを起さず、半導体装置 を基板の接続端子に簡単かつ容易にポンディング でき、新めて鑑率的に接続することができる。

[運業何]

以下、終し国~終る図を参照して、この発物の 一支集例を散明する。

まず、前を間に示すように、シリコン高級(半年件ウェハ)1のパッド電板2上にバンブ電長3を形成する。この場合、シリコン高級1にはチップ形成領域が多数区局されており、各チップ形成領域にはそれぞれ所定の条項回路が形成されている。

そして、ペッド電極2上にパンプ電腦3を形成 する場合には、シリコン基版1の上部(パッド電 紙2個の面)にフェトレジストを競布し、この フェトレジストをフェトリングラフィ法により第 光し単像することにより、パッド電解2と対応す 体ウェハのパンプ電を側の変優にスピンコーティングにより能振戦を形成し、この能量膜をその戦 厚の中間までエッチングして劇配パンプ電板の光 増銀分を絶振機の上方に突出させた後、前記半導 体ウェハをダインングして個々の半導体影響に分 耐し、この分割された半導体散製の能量調から突 出した前記パンプ電面の先端部分を高版の装蔵場 子にボンディングすることである。

【炸用】

この発明によれば、単導体ウエハの状態で、単導体ウエハのパンプ電価側の変類に絶縁膜を形成し、この絶縁膜を膜幕の中間なでエッチンの絶縁に関系の中間など、単導体の大場部分を絶数に、単導体を関するので、この後、半導体を関いて他の半導体を関いた例がが成立れることとなる。そのため、個々の影響が決定を表現の接続場子にポンディングする似め、表表のようにも平導体を置きに、基板の接続場子

る他所に関ロを形成し、この状態でメッキを施す と、関ロを通してパッド電板2上にパンプ電板3 が形成される。このパンプ電板3 は金や平田等の 金属よりなり、その高さは10 pm 収収に形成され ている。

この後、阿爾に示すように、パンプ電腦3が形成されたシリコン高板1の上面に絶数膜4を散ける。この絶数膜4は絶数性を有する破状のポリイと「側面やよりなり、この機能を有する症状のコーディングにより整本した上、乾燥硬化することにより形成される。この場合、絶線膜4の膜厚は配でいるが、パンプ電腦3の高さとほぼ同じ膜厚に形成してもよい。しかし、いずれの場合においても、絶線4の上面はシリコン高板1の上面と平行に形成することが望ましい。

次に、第3回に示すように、絶景要4の全変型 セハーフェッチングによりその上面から繋算の中 関まで辞去してパンプ電極3の上極層分5を絶景 闘4の上方に実出させる。この場合、ハーフェッ チングはエッチング時間等のエッチング条件を直 直接定することによりエッチング量を調整するこ とができる。また、エッチング後の絶景質4の間 原は、バンブ電板3の高さの80~88%の厚さが登 ましい。例えば、バンブ電板3の高さが80×四程 版であれば、絶景版4の厚さを25×四級度に形成 する。

この後、阿郎に示すように、ションは (2 点無 (2 点無 (2 点無 (3) の (3) を (4) の (4) の

と食鳥圧者によりポンティングする。このとき、 半端体チップでの上面、特に外端器11上には絶 重量 4 が形式されているので、パンプ電極 3 に フィンガリード9をポンディングする際、従来の ように名半導体チップ7年に、フィンガリーギョ モフォーミングにより圧曲させたり、あるいは半 直位チャプフの外継部11に絶数シートを配置し たりしなくても、フィンガリード9が半導体チッ プラの外線器11に装斂して無筋することはな い。この場合、半導体チップでのレイアウト等、 半導体チップでの外機器11との気器を防ぐ以外 にフィンガリード9をフォーミング加工により思 曲させることは並し女えない。この後、パンプ電 極るとフィンガリード9の被合語分を模断してで 製止して保護すればよいので、半導体チップ7を フィルム基板8に簡単かつ容易に装飾すること ができ、他率的に被銃作業を行なうことができ

なお、この発明は上述した実施例に数定される ものではない。例えば、半導体チップでが数据さ に分割する。

をして、半導体チップでをフィルム基数8に暴 量する場合には、フィルム基数8のデバイスホール10内に半導体チップでを配置し、半導体チップでのバンプ電極3をフィンガリード9に対向させ、この状態でパンプ電板3とフィンガリード9

れる基板は、フィルム芸板8である必要はなく、 便質の配舗基板であってもよい。また、半導作 チップ7のパンプ電信3がポンディングされる機 乾燥子は、必ずしもフィンガリードである必要は なく、基板上に取けられたパッド電板であっても よい。さらに、半線体チップ7はTAB方式によ リボンディングする必要はなく、フリップチップ 方式、あるいはフェイスダウン方式によリボン ディングするようにしてもよい。

【墓明の無景】


以上詳細に設明したように、この発明によれば、半導体ウェハの状態で、半導体ウェハの状態で、半導体ウェハのパンプ電板側の表面に絶感限を形成した上、その誤罪の中間までエッチングすることにより前記パンプ電話の先端男分を絶疑限の上方に実出させたので、半導体ウェハをダイシングして個々に分割された半導体チャプを基板の接続端子にポンディングする際に、使来のように各半導体チャプ等に、基板の被絶域子を思慮したり、あるいは半導体の被絶域子を思慮したり、あるいは半導体の

チップの外種部に絶縁シートを設けたりしなくても、 エッジショートを訪 ぐことができ、 辛毒体チップを基板の接続場子に簡単かつ容易に接続することができ、 極めて他事的に接続することができる。


4、 関節の簡単な説明

第1回はこの発明の複数方法によって手導体 チップをフィルム室板に接続した状態の新聞間、 第2回は半導体ウェハにパンプ電板を形成した 上、絶景膜を設けた状態の要解新聞間、第3回は 第2回の絶景膜をハーフェッチングしてパンプ電 箱の上端器分を突出させた状態の要解新聞間である。


1 ……シリコン高板(半導体ウェハ)、 3 …… パンプ電板、4 …… 色緑膜、 5 ……上線部分(先 単部分)、 7 ……半導体チャブ、8 ……フィルム 高板、 9 ……フィンガリード(被技能子)。



第1章



2 M



ar 2 856